当前位置:主页 > 科技 > 文章内容

UG环球网址:一种RFID芯片上的存储器阵列布局的建造要领

日期:2020-06-27 浏览:


本发现属于集成电路技能规模,详细来说,属于EEPROM存储器和RFID芯片的设计规模。



配景技能:

现今,EEPROM已成为射频识别标签以及卡类芯片规模应用很是遍及的非挥发性存储器,它用来存储识别码或其他数据,EEPROM的容量可以从256bit到2Mbit。在EEPROM存储器设计中,

欧博allbet注册

欢迎进入欧博allbet注册(Allbet Game):www.aLLbetgame.us,欧博官网是欧博集团的官方网站。欧博官网开放Allbet注册、Allbe代理、Allbet电脑客户端、Allbet手机版下载等业务。

,速度、功耗和面积是三个最根基也是最要害的设计指标。

一个典范的EEPROM电路包罗:数字同步逻辑、行/列译码电路、读电路、高压电荷泵、读/写切换电路,以实时钟发生器和电源打点电路,如图1所示。

在图1所示的电路架构中:

1)数字同步节制逻辑电路是EEPROM事情的节制模块,其主要的浸染是吸收系统发出的指令,在理会系统指令后,对各个成果模块发出更详细的操纵指令,协调完成读/写操纵;

2)读电路是读操纵焦点模块,其主要由敏捷放大器(sense amplifier-SA)构成,按照EE_cell Array架构,假如需要同时并行输出8位数据,需要回收由8个并列的敏捷放大器构成的阵列(SA_Array);

3)行/列译码器用于地点译码,选定需要操纵的存储单位。为了减小面积与延时,译码器凡是回收分步译码的方法搭建电路;

4)读/写切换电路主要由电平移位电路与电压选择模块构成。EE_cell在读操纵时需要较低的事情电压,而在擦除与编程操纵时则需要15.5V的事情电压,电压选择模块和电平移位电路实现的成果就是完成电源切换,按照读、写操纵的差异,为EE_cell提供正确的事情电压;

5)EE_cell数据改写的根基道理是FN隧穿,其需要事情在大于15.5V的高压电场下。

EEPROM设计的焦点问题之一等于EE存储器阵列的机关,其直接影响了EEPROM的系统架构设计及详细电路设计。普通EE存储器阵列,对存储单位阵列的操纵采纳按页读取和按页写入,以及字节读取和字节写入的方法。以容量巨细为1K bits的EEPROM为例,将1K bits EE存储器分为32个页,每个页的巨细为4个字节,每个字节为8个bit,EEPROM的读写操纵以一个字节为操纵根基单元。回收该种EE_cell机关方法的存储阵列(EE_cell Array)如2所示,由CG,SG,BSG几种电路构成,而这几种电路都是用高压工艺的器件构成,面积很是大。回收该种架构存储单位阵列可以很利便的扩展为大容量存储器。



技能实现要素:

在RFID的应用中,由于某些RFID的事情特性,为了晋升操纵速度,对该存储单位阵列的操纵采纳按页读取和按页写入的方法,以一个页为根基操纵单元,使得EE存储器阵列中可以省略BSG管,这样就在不影响任何事情机能的条件下,减小了EE存储器阵列模块的面积。如图3所示,个中,同一页中所有存储单位的字线WL短接,差异页沟通地点的存储单位的位线BL短接。字线WL共计32根,别离编号为:WL0、WL1、…、WL31;位线共计32根,别离编号为BL0、BL1、…、BL31。

附图说明

图1为EEPROM电路布局示意图。

图2为普通EE_cell阵列布局图。

图3为RFID非凡EE_cell阵列布局图。

详细实施方法

以下按照图2和图3,详细说明较佳实施例。

如图2所示,普通布局EE_cell阵列由CG,SG,BSG构成。

如图3所示,RFID中非凡布局EE_cell阵列由CG,SG构成。

我们以1K bits存储阵列为例,对该存储单位阵列的操纵采纳按页读取和按页写入的方法,即:将1K bits EE_cell分为32个页,以一个页为操纵根基单元,每个页的巨细为4个字节,即每32个存储单位构成一个页。与普通布局的EE_cell阵列对比,省掉了128个由高压工艺器件构成的BSG电路,节减了较多面积。以SMIC 0.13um工艺下的1Kbit的EEPROM为例,普通布局EE_cell阵列面积为1109.6496平方微米,非凡布局EE_cell阵列面积为861.588平方微米,面积减小了248平方微米阁下。非凡布局EE_cell比普通布局的EE_cell Array阵列节减了高出20%的面积,在大大节减面积的同时晋升了操纵速度。

尽量本发现的内容已经通过上述优选实施例作了具体先容,在本事域技能人员阅读了上述内容后,对付本发现的多种修改和替代都将是显而易见的。以上的描写和附图仅仅是实施本发现的典型,但该当认识到上述的描写不该被认为是对本发现的限制。